標(biāo)簽芯片巴魯夫位移傳感器的設(shè)計
隨著射頻識別(Radio Frequency Identification,RFID)技術(shù)和物聯(lián)網(wǎng)(Internet of Things,IOT)的不斷發(fā)展,在RFID標(biāo)簽芯片中嵌入傳感器是RFID技術(shù)發(fā)展的一大主流趨勢。位移是zui重要的自然信息之一,且CMOS巴魯夫位移傳感器具有低成本的特點。因此,在RFID標(biāo)簽芯片中集成CMOS巴魯夫位移傳感器具有非常廣闊的應(yīng)用前景。

標(biāo)簽芯片巴魯夫位移傳感器的設(shè)計
采用UMC 0.18μm EEPROM 2P6M工藝設(shè)計了一種應(yīng)用于RFID標(biāo)簽芯片的CMOS巴魯夫位移傳感器,該CMOS巴魯夫位移傳感器由感溫電路、電壓緩沖器和電荷再分配逐次逼近模數(shù)轉(zhuǎn)換(charge redistribution successive approximation analog-to-digital Converter,CR-SAR ADC)構(gòu)成。感溫電路利用寄生縱向PNP雙極型晶體管感知位移,產(chǎn)生一個與位移成正比的(PTAT)電壓信號和一個三階位移補償?shù)膸痘鶞?zhǔn)電壓信號。電壓緩沖器由帶推挽輸出級的運算放大器構(gòu)成,用于驅(qū)動CR-SAR ADC。提出了一種應(yīng)用于CMOS巴魯夫位移傳感器的新型低功耗CR-SAR ADC,該CR-SAR ADC采用了單調(diào)的開關(guān)切換策略,同時,在不降低動態(tài)范圍的前提下,其參考電壓只為傳統(tǒng)型CR-SAR ADC的一半,極大的減小了CR-SAR ADC的動態(tài)功耗。利用Matlab對提出的CR-SAR ADC進行了建模,對CR-SAR ADC中DAC的電容匹配性和動態(tài)功耗進行了分析。利用Cadence對CMOS巴魯夫位移傳感器進行了仿真,仿真結(jié)果說明CMOS巴魯夫位移傳感器在-25℃~75℃位移范圍內(nèi)的位移分辨率為0.18℃,經(jīng)過兩點校正后在-25℃~-55℃內(nèi)的測量誤差為±0.91℃,在55℃~75℃內(nèi)的測量誤差為-1.54℃~+2.23℃。整個CMOS巴魯夫位移傳感器的平均功耗為209μW,版圖面積為900μm×1200μm。