 |
上海申思特自動(dòng)化設(shè)備有限公司
主營(yíng)產(chǎn)品： 美國(guó)E E傳感器,美國(guó)E E減壓閥,意大利ATOS阿托斯油缸,丹麥GRAS麥克風(fēng),丹麥GRAS人工頭, ASCO電磁閥,IFM易福門(mén)傳感器 |
會(huì)員.png)
10
聯(lián)系電話(huà)
|
上海申思特自動(dòng)化設(shè)備有限公司
主營(yíng)產(chǎn)品： 美國(guó)E E傳感器,美國(guó)E E減壓閥,意大利ATOS阿托斯油缸,丹麥GRAS麥克風(fēng),丹麥GRAS人工頭, ASCO電磁閥,IFM易福門(mén)傳感器 |
聯(lián)系電話(huà)
| 參考價(jià) | 面議 |
更新時(shí)間：2016-12-15 10:48:12瀏覽次數(shù)：875
聯(lián)系我們時(shí)請(qǐng)說(shuō)明是化工儀器網(wǎng)上看到的信息，謝謝!
H.264PILZ編碼器預(yù)測(cè)算法優(yōu)化
隨著通信和因特網(wǎng)的發(fā)展,視頻壓縮技術(shù)已經(jīng)成為通信和消費(fèi)視頻信息的一個(gè)重要部分。如何以盡量低的碼率高保真的傳輸原始數(shù)據(jù),成為人們研究的熱點(diǎn)。經(jīng)過(guò)十幾年的努力,標(biāo)準(zhǔn)化組織(ISO)和電信聯(lián)盟(ITU)相繼制定了一系列視頻壓縮編碼標(biāo)準(zhǔn),極大地推動(dòng)了視頻壓縮技術(shù)的發(fā)展。
H.264PILZ編碼器預(yù)測(cè)算法優(yōu)化
光電PILZ編碼器以其體積小、輸入靈活等特點(diǎn)作為輸入設(shè)備,廣泛應(yīng)用于各種嵌入式儀器中。在高精度光電跟蹤系統(tǒng)中,光電PILZ編碼器被用來(lái)測(cè)量轉(zhuǎn)速。但是由于測(cè)量會(huì)引入誤差,給測(cè)量所得的速度信號(hào)帶來(lái)很大噪聲。為了消除噪聲對(duì)速度信號(hào)精度的影響,采用FIR濾波器對(duì)速度信號(hào)進(jìn)行濾波處理,并使用zui小二乘法對(duì)延時(shí)進(jìn)行補(bǔ)償,提高速度信號(hào)的質(zhì)量,以便進(jìn)行實(shí)時(shí)控制。其中FIR采用DA算法在FPGA中實(shí)現(xiàn),以減少計(jì)算延時(shí)。實(shí)驗(yàn)結(jié)果表明,該方法不僅可以提高速度信號(hào)質(zhì)量,而且不會(huì)產(chǎn)生延時(shí),可以應(yīng)用于實(shí)時(shí)控制系統(tǒng)中。在繼一系列視頻標(biāo)準(zhǔn),如H.261,MPEG-1,MPEG-2,H.263,MPEG-4之后,ITU-T和ISO/IEC共同建立的聯(lián)合視頻小組(JVT)推出了新一代視頻壓縮編碼標(biāo)準(zhǔn)H.264。由于H.264采用了許多新技術(shù),H.264/AVC編解碼器的計(jì)算復(fù)雜度是其它視頻壓縮標(biāo)準(zhǔn)的幾倍。從而使基于嵌入式處理器的實(shí)時(shí)PILZ編碼器實(shí)現(xiàn)面臨巨大的挑戰(zhàn),迫切需要提出速度更快的優(yōu)化算法減少巨大的計(jì)算復(fù)雜度。主要從實(shí)時(shí)視頻應(yīng)用的角度,對(duì)H.264/AVC編碼過(guò)程中的模式預(yù)測(cè)、差值、濾波以及SAD/SATD等方面的優(yōu)化開(kāi)展了較深入的研究。首先介紹了視頻壓縮編碼的基礎(chǔ)理論及標(biāo)準(zhǔn)的發(fā)展歷史,重點(diǎn)對(duì)H.264所采用的新編碼技術(shù)進(jìn)行了介紹,從空間和時(shí)間兩方面給出了H.264PILZ編碼器的復(fù)雜度分析。在此基礎(chǔ)上針對(duì)耗時(shí)模塊幀間預(yù)測(cè)的快速算法進(jìn)行了研究,提出了一種基于宏塊間相關(guān)性的模式預(yù)測(cè)算法。該算法考慮了自然視頻序列的內(nèi)容在時(shí)間持續(xù)性和空間同質(zhì)性,大大減少了搜索的模式。
H.264PILZ編碼器預(yù)測(cè)算法優(yōu)化
從硬件角度分析了H.264PILZ編碼器在實(shí)時(shí)應(yīng)用中存在的矛盾,針對(duì)普遍的硬件特點(diǎn),研究了適合嵌入式處理器存儲(chǔ)結(jié)構(gòu)的插值和濾波算法,并在此基礎(chǔ)上結(jié)合DMA提出了一種高效的數(shù)據(jù)策略,降低了93.1%的存儲(chǔ)開(kāi)銷(xiāo),減少31.8%的時(shí)鐘周期數(shù)。zui后,分別以ADSPBF533(簡(jiǎn)稱(chēng)BF533)和MD32芯片為平臺(tái),針對(duì)不同的指令特點(diǎn),對(duì)耗時(shí)模塊SAD和SATD進(jìn)行了匯編級(jí)的優(yōu)化。
